

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2000-047998
(43)Date of publication of application : 18.02.2000

(51)Int.Cl.

G06F 15/16
G06F 9/38
G06F 15/80

(21)Application number : 10-217027
(22)Date of filing : 31.07.1998


(71)Applicant : RICOH CO LTD
(72)Inventor : OTEGI SUGITAKA
HARA KAZUHIKO
YAMAURA SHINICHI
KADOWAKI YUKIO

(54) SIMD SYSTEM ARITHMETIC UNIT AND ARITHMETIC PROCESSOR

(57)Abstract:

PROBLEM TO BE SOLVED: To make a succeeding processing selectively executable by executing calculation through the use of two kinds of data to be stored in respective corresponding data storing parts between two input means and storing condition flags corresponding to the arithmetic results in the corresponding flag storing parts of an output means.

SOLUTION: The arithmetic unit 1 simultaneously executes calculation being common to respective data classes by an arithmetic part 6 through the use of input data A0-A7 stored in the respective data storing parts R10-R17 of a first input register 2 and input data B0-B7 which are stored in the respective data storing parts R20-R27 of the second input register 4 and stores the flags T0-T7 corresponding to the arithmetic results in the flag storing parts F0-F7 of an output register 8. The flags TP and TA corresponding to the result of OR operation in the output flags T0-T7 which are stored in the flag storing parts R0-R7 are stored in the flag storing parts F8 and F9 of the output register 8.



LEGAL STATUS

[Date of request for examination] 20.05.2003
[Date of sending the examiner's decision of rejection]
[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]
[Date of final disposal for application]
[Patent number] 3652518
[Date of registration] 04.03.2005
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

BEST AVAILABLE COPY

(19)日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開2000-47998

(P2000-47998A)

(43)公開日 平成12年2月18日(2000.2.18)

(51)Int.Cl. ⁷	識別記号	F I	テーマコード(参考)
G 0 6 F 15/16	6 1 0	C 0 6 F 15/16	6 1 0 A
9/38	3 7 0	9/38	3 7 0 X
15/80		15/80	

審査請求 未請求 請求項の数17 O L (全 14 頁)

(21)出願番号 特願平10-217027

(22)出願日 平成10年7月31日(1998.7.31)

(71)出願人 00006747

株式会社リコー

東京都大田区中馬込1丁目3番6号

(72)発明者 櫻木 杉高

東京都大田区中馬込1丁目3番6号 株式会社リコー内

(72)発明者 原 和彦

東京都大田区中馬込1丁目3番6号 株式会社リコー内

(74)代理人 100062144

弁理士 青山 稔 (外1名)


最終頁に続く

(54)【発明の名称】 SIMD方式の演算器及び演算処理装置

(57)【要約】

【課題】 SIMD方式の演算器において、演算単位ごとに異なる処理を行う。また、回路規模の有効利用を目指す。

【解決手段】 SIMD型演算器において、各演算単位の演算結果に対応するフラグを出力する。そのフラグを、①演算対象データとする、②条件分岐処理の判断条件とする、③後続の演算の制御条件とすることにより、演算単位ごとに異なる処理を行う。また、上記フラグの論理和フラグ論理積フラグを求め、条件分岐処理等の後続処理にて利用する。ブロードキャスト方式の導入により、処理命令の簡素化、処理速度の向上を目指す。さらに、入出力手段を分割して用いて、それぞれにデータを格納し演算に繋げる、あるいは演算後それぞれにデータを格納することにより、回路規模の有効利用が実現できる。



【特許請求の範囲】

【請求項1】 2つの入力手段と1つの出力手段をもつ演算器であって、

第1の入力手段及び第2の入力手段はいずれも所定のビット長の長さであり、かつ格納するデータのビット長に応じて個数及びビット長が変化するデータ格納部を有し、

出力手段は一方の入力手段における上記データ格納部の個数以上の個数まで長さ1ビットであるフラグ格納部を有し、

第1の入力手段の各データ格納部に格納されるデータとこれに対応する第2の入力手段の各データ格納部に格納されるデータとを用いて同時に各データの組に共通の演算を行う演算器において、

2つの入力手段間で対応する各データ格納部に格納される2つのデータを用いてそれぞれ演算した結果に対応する条件フラグを出力手段の対応するフラグ格納部に格納する演算器。

【請求項2】 請求項1に記載の演算器において、

第2の入力手段は少なくとも第1の入力手段のデータ格納部のビット長以上の長さであり、かつ第1の入力手段のデータ格納部と長さが等しい1個のデータ格納部を有し、

第1の入力手段の各データ格納部に格納されるデータと第2の入力手段の1個のデータ格納部に格納されるデータとを用いて同時に各データの組に共通の演算を行い、第1の入力手段の各データと第2の入力手段のデータとを用いて演算した結果に対応する条件フラグを出力手段の対応するフラグ格納部に格納する演算器。

【請求項3】 2つの入力手段と1つの出力手段をもつ演算器であって、

第1の入力手段は所定のビット長の長さであり、かつ格納するデータのビット長に応じて個数及びビット長が変化するデータ格納部を有し、

第2の入力手段は第1の入力手段における上記データ格納部の個数以上の個数まで長さ1ビットであるフラグ格納部を有し、かつそれぞれのフラグ格納部中に先行する演算における演算結果に対応した条件フラグを格納し、第1の入力手段の各データ格納部に格納されるデータとこれに対応する第2の入力手段の各フラグ格納部に格納される条件フラグとを用いて同時に各データと条件フラグの組に共通の演算を行い出力手段に格納する演算器。

【請求項4】 少なくとも1つの入力手段と、1つの出力手段をもつ演算器であって、

入力手段及び出力手段は所定のビット長の長さであり、かつ格納するデータのビット長に応じて個数及びビット長が変化するデータ格納部を有し、

入力手段の各データ格納部に格納されるデータを用いて同時に各データに共通の演算を行った結果得られたデータを対応する出力手段のデータ格納部に格納する演算器

において、

演算制御手段が入力手段における上記データ格納部の個数以上の個数まで長さ1ビットであるフラグ格納部を有し、かつそれぞれのフラグ格納部中に先行する演算における演算結果に対応した条件フラグを格納し、各フラグ格納部が入力手段の各データ格納部に対応しており、入力手段の各データ格納部に格納されるデータが演算に用いられる際に、当該データ格納部に対応する各フラグ格納部に格納される条件フラグの内容によりデータ毎に演算に条件が与えられる演算器。

【請求項5】 請求項1または請求項2に記載の演算器において、すべての条件フラグの論理和を求めて条件論理和フラグとし、それを出力手段の対応するフラグ格納部に格納する演算器。

【請求項6】 請求項1または請求項2に記載の演算器において、すべての条件フラグの論理積を求めて条件論理積フラグとし、それを出力手段の対応するフラグ格納部に格納する演算器。

【請求項7】 請求項1に記載の演算器を備えた中央演算処理装置。

【請求項8】 請求項2に記載の演算器を備えた中央演算処理装置。

【請求項9】 請求項1に記載の演算器と請求項3に記載の演算器とを備えた中央演算処理装置。

【請求項10】 請求項1に記載の演算器と請求項4に記載の演算器とを備えた中央演算処理装置。

【請求項11】 請求項1に記載の演算器と請求項5に記載の演算器と請求項6に記載の演算器とを備えた中央演算処理装置。

【請求項12】 請求項1に記載の演算器と請求項2に記載の演算器と請求項3に記載の演算器と請求項4に記載の演算器と請求項5に記載の演算器と請求項6に記載の演算器とを備えた中央演算処理装置。

【請求項13】 生成された複数の上記条件フラグを分岐処理の判断条件とする条件分岐処理機能を備える、請求項7、請求項8、請求項9、請求項10、請求項11、または請求項12に記載の中央演算処理装置。

【請求項14】 請求項1または請求項2に記載の出力手段上で最上位（あるいは最下位）に位置する“1”を格納したフラグ格納部の位置を数値化する機能を備える、請求項7、請求項8、請求項9、請求項10、請求項11、請求項12または請求項13に記載の中央演算処理装置。

【請求項15】 請求項1または請求項2に記載の出力手段上で最上位（あるいは最下位）に位置する“0”を格納したフラグ格納部の位置を数値化する機能を備える、請求項7、請求項8、請求項9、請求項10、請求項11、請求項12または請求項13に記載の中央演算処理装置。

【請求項16】 請求項5に記載の条件論理和フラグを

分岐処理の判断条件とする条件分岐処理機能を備える、請求項11または請求項12に記載の中央演算処理装置。

【請求項17】 請求項5に記載の条件論理積フラグを分岐処理の判断条件とする条件分岐処理機能を備える、請求項11または請求項12に記載の中央演算処理装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、SIMD (Single Instruction Multiple Data) 方式を用いた演算器及びこの演算器を備えた演算処理装置（以下、CPUという。）に関する。

【0002】

【従来の技術】CPUにおいて複数のデータを並列処理する方式としてSIMD方式がある。SIMD方式では、CPU中の演算器において、1つの演算命令によって複数の演算が並列に制御される。また、命令供給装置や命令制御装置の共有化や、処理実行時間短縮が図れるという利点がある。

【0003】

【発明が解決しようとする課題】他方、SIMD方式の演算器においては、演算単位により、演算対象データは異なるが、それら複数の演算の処理機能は同じである。つまり演算単位ごとに異なる処理をすることができない。例えば、あるデータ群に対してあるデータと比較演算した結果から判断して、一致した演算のデータだけ“0”に置き換えるといったことが、困難である。

【0004】また、SIMD方式では、処理に際して、1演算単位に1演算器を割り当て全体で演算器を複数用いることが多いが、このことが、演算データのサイズによっては不合理に大きな回路規模を必要とすることがある。例えば、16ビットデータの演算が多く、まれに64ビットデータの演算処理が必要になるような場合でも、CPUにおいては最大データ幅の演算器を最大並列数まで備えておかねばならず、回路規模、装置規模が有効に使われないことがある。

【0005】本発明は、演算単位の演算結果に対応する条件フラグによって後続の処理を選択的に実行するSIMD方式の演算器及び演算処理装置を提供することを目的とする。

【0006】本発明はまた、演算データ単位に後続の処理を選択的に実行するSIMD方式の演算器及び演算処理装置において、ビット長の短いデータを多く並列演算処理するとしても、最大データ幅を扱える演算器をデータの最大並列処理数まで必ずしも設けることなく、有効に利用できる回路規模を持つことを可能とすることを別の目的とする。

【0007】

【課題を解決するための手段】本発明の第一の形態は、

2つの入力手段と1つの出力手段をもつSIMD型演算器であって、そこでは第1の入力手段及び第2の入力手段はいずれも所定のビット長の長さであり、かつ格納するデータのビット長に応じて個数及びビット長が変化するデータ格納部を有し、出力手段は一方の入力手段における上記データ格納部の個数以上の個数まで長さ1ビットであるフラグ格納部を有する。このSIMD型演算器では、第1の入力手段の各データ格納部に格納されるデータとこれに対応する第2の入力手段の各データ格納部に格納されるデータとを用いて同時に各データの組に共通の演算を行うのであるが、本発明のSIMD型演算器では、2つの入力手段間で対応する各データ格納部に格納される2つのデータを用いてそれぞれ演算しその演算結果に対応する条件フラグを出力手段の対応するフラグ格納部に格納する。

【0008】上記第一の形態の演算器において、第2の入力手段が少なくとも第1の入力手段のデータ格納部のビット長以上の長さであり、かつ第1の入力手段のデータ格納部と長さが等しい1個のデータ格納部を有し、第1の入力手段の各データ格納部に格納されるデータと第2の入力手段の1個のデータ格納部に格納されるデータとを用いて同時に各データの組に共通の演算を行うものであってもよい。

【0009】上記第一の形態の演算器の出力手段上にて、すべての条件フラグの論理和を求めて条件論理和フラグとし、そのフラグを出力手段上の対応するフラグ格納部に格納することもできる。同様に、すべての条件フラグの論理積を求めて条件論理積フラグとし、そのフラグを出力手段上の対応するフラグ格納部に格納することもできる。

【0010】本発明の第二の形態は、2つの入力手段と1つの出力手段をもつSIMD型演算器であって、そこでは、第1の入力手段は上記第一の形態の演算器の場合のそれと同じ構成であり、第2の入力手段では上記第一の形態の演算器での出力手段を用いる。よって、第1の入力手段の各データ格納部に格納されるデータとこれに対応する第2の入力手段の各フラグ格納部に格納される条件フラグとを用いて同時に各データと条件フラグの組に共通の演算を行い、その演算結果を出力手段に格納する。

【0011】本発明の第三の形態は、少なくとも1つの入力手段と、1つの出力手段をもつSIMD型演算器であって、そこでは、入力手段及び出力手段は所定のビット長の長さであり、かつ格納するデータのビット長に応じて個数及びビット長が変化するデータ格納部を有する。このSIMD型演算器は、入力手段の各データ格納部に格納されるデータを用いて同時に各データに共通の演算を行った結果得られたデータを対応する出力手段のデータ格納部に格納するのであるが、本発明のSIMD型演算器では、上記第一の形態の演算器で出力される条

件フラグ群を格納する出力手段の各フラグ格納部が当該第三の形態の入力手段上の各データ格納部に対応しており、入力手段の各データ格納部に格納されるデータが演算される際に、当該データ格納部に対応する各フラグ格納部に格納される条件フラグの内容によりデータ毎に演算に条件が与えられる。

【0012】本発明の第四の形態は、上記第一の形態の演算器、第二の形態の演算器、第三の形態の演算器を備えたCPUである。

【0013】本発明の第五の形態は、上記第一の形態の演算器にて生成された複数の上記条件フラグを分岐処理の判断条件とする条件分岐処理機能を備えたCPUである。

【0014】本発明の第六の形態は、上記第一の形態の演算器の出力手段上で最上位（あるいは最下位）に位置する“1”（あるいは“0”）を格納したフラグ格納部の位置を数値化する機能を備えたCPUである。

【0015】本発明の第七の形態は、上記第一の形態の演算器にて出力手段上に格納される条件論理和フラグを分岐処理の判断条件とする条件分岐処理機能を備えたCPUである。同様に、条件論理積フラグを分岐処理の判断条件とする条件分岐処理機能を備えることもできる。

【0016】

【発明の実施の形態】以下、添付図面を参照して本発明の実施の形態を説明する。本発明の第1の実施の形態のSIMD型演算器（以下、演算器という。）を図1に示す。演算器1は、第1の入力レジスタ2と、第2の入力レジスタ4と、演算部6と、出力レジスタ8を有する。2つの入力レジスタ2、4のビット長は64ビットである。

【0017】図1の演算器1では、第1と第2の入力レジスタ2、4はいずれも8ビットのビット長を有する8個のデータ格納部R10～R17、R20～R27で構成されており、各データ格納部に所定の演算データA0～A7、B0～B7が格納できるようにしてある。出力レジスタ8は、1ビットのビット長を有する10個のフラグ格納部F0～F9を有し、各フラグ格納部にそれぞれ所定のフラグ（T0～T7、TP、TA）が格納できるようにしてある。

【0018】この演算器1では、第1の入力レジスタ2の各データ格納部R10～R17に格納された入力データA0～A7と第2の入力レジスタ4の各データ格納部R20～R27に格納された入力データB0～B7とをそれぞれ用いて演算部6において同時に各データの組に共通の演算が行われ、その演算結果に対応したフラグT0～T7（0又は1）が出力レジスタ8のフラグ格納部F0～F7に格納される。出力レジスタ8のフラグ格納部F8には、フラグ格納部F0～F7に格納されている出力フラグT0～T7の論理和演算の結果に対応したフラグTP（0又は1）が格納される。他方、出力レジ

スタのデータ格納部F9には、フラグ格納部F0～F7に格納されている出力フラグT0～T7の論理積演算の結果に対応したフラグTA（0又は1）が格納される。

【0019】出力レジスタ8のフラグ格納部F0～F7に格納されるフラグT0～T7について具体的に説明する。例えば、演算部6で2つの入力データA0、B0を加算する場合、これらのデータを加算して得られた結果が8ビットを超えると（すなわち、桁上がりを生じると）、対応する出力フラグ格納部F0にフラグ1を格納する。逆に、加算結果が8ビット以下の場合（即ち、桁上がりを生じない場合）、対応する出力データ格納部F0にフラグ0を格納する。

【0020】図2は図1に示す演算器の変形例を示す。第1と第2の入力レジスタ12、14はいずれも16ビットのビット長を有する4個のデータ格納部R10～R13、R20～R23で構成されており、各データ格納部に所定の演算データA0～A3、B0～B3が格納できるようにしてある。出力レジスタ18は、1ビットのビット長を有する6個のフラグ格納部F0～F5を有し、各フラグ格納部にそれぞれ所定のフラグ（T0～T3、TP、TA）が格納できるようにしてある。ここで、出力レジスタ18のフラグ格納部F0～F3に格納されるフラグT0～T3は、上記図1の実施の形態の演算器1のフラグT0～T7と同様に求められ格納される。出力レジスタ18のフラグ格納部F4にはフラグTPが格納されるが、上記図1の実施の形態と概略同様で、フラグ格納部F0～F3に格納されている出力フラグT0～T3の論理和演算の結果に対応したものである。同様に、出力レジスタ18のフラグ格納部F5にはフラグTAが格納され、フラグ格納部F0～F3に格納されている出力フラグT0～T3の論理積演算の結果に対応する。

【0021】図3も図1に示す演算器の変形例を示す。第1と第2の入力レジスタ22、24はいずれも32ビットのビット長を有する2個のデータ格納部R10～R11、R20～R21で構成されており、各データ格納部に所定の演算データA0～A1、B0～B1が格納できるようにしてある。出力レジスタ28は、1ビットのビット長を有する4個のフラグ格納部F0～F3を有し、各フラグ格納部にそれぞれ所定のフラグ（T0～T1、TP、TA）が格納できるようにしてある。ここで、出力レジスタ28のフラグ格納部F0～F1に格納されるフラグT0～T1は、上記図1の実施の形態の演算器1のフラグT0～T7と同様に求められ格納される。出力レジスタ28のフラグ格納部F2にはフラグTPが格納されるが、上記図1の実施の形態と概略同様で、フラグ格納部F0～F1に格納されている出力フラグT0～T1の論理和演算の結果に対応したものである。同様に、出力レジスタ28のフラグ格納部F3にはフラグTAが格納され、フラグ格納部F0～F1に格納

されている出力フラグT0～T1の論理積演算の結果に対応する。

【0022】図4もまた、図1に示す演算器の変形例を示す。第1と第2の入力レジスタ32、34はいずれも64ビットのビット長を有する1個のデータ格納部R10、R20で構成されており、各データ格納部に所定の演算データA0、B0が格納できるようにしてある。出力レジスタ38は、1ビットのビット長を有する1個のフラグ格納部F0を有し、そのフラグ格納部には所定のフラグT0が格納できるようにしてある。ここで、出力レジスタ38のフラグ格納部F0に格納されるフラグT0は、上記図1の実施の形態の演算器1のフラグT0～T7と同様に求められ格納される。

【0023】これらの演算器によって上記のようにして出力された演算結果に対応するフラグ（以下、条件フラグという。）を用いると、後続処理において演算単位ごとに異なる処理を行うことができる。また、当該条件フラグによる条件分岐処理が可能になる。

【0024】また、これらの演算器によって上記のようにして出力された条件フラグの論理和演算の結果に対応したフラグ（以下条件論理和フラグという。）TPを用いると、当該条件論理和フラグによる条件分岐処理が可能になる。同様に、条件フラグの論理積演算の結果に対応したフラグ（以下条件論理積フラグという。）TAを用いると、当該条件論理積フラグによる条件分岐処理が可能になる。

【0025】図1の形態では、64ビットのビット長を有する入力レジスタを備えた演算器を1個だけ用意し、その1個の演算器の内部で8つの演算を並列的に行うことができるので、同一ビット長の入力レジスタを有する演算器を8個も用意する必要がない。その結果、小さい回路規模を実現できる。図1の形態のみならず、図2及び図3においても同様である。

【0026】図1、図2、図3及び図4では、演算の結果に対応するフラグとして、桁上がりを示すキャリーの場合を示したが、この他に、演算結果があふれた場合に対応するオーバーフローフラグ、演算結果が‘0’のときに対応するゼロフラグ、演算結果が負のときに対応するネガティブフラグ等でもよい。

【0027】本発明の第2の実施の形態の演算器を図5に示す。演算器40は、第1の入力レジスタ42と、第2の入力レジスタ44と、演算部46と、出力レジスタ48とを有するが、ここで、第2の入力レジスタ44は上記第1の実施の形態での演算器1における出力レジスタ（以下、フラグレジスタという。）8であり、フラグレジスタ8に格納される条件フラグT0～T7を入力データ、つまり演算対象データとする。第1の入力レジスタ42、出力レジスタ48のビット長は64ビットである。

【0028】図5の演算器40では、第1の入力レジ

スタ42は、8ビットのビット長を有する8個のデータ格納部R10～R17で構成されており、各データ格納部に所定の演算データA0～A7が格納できるようにしてある。第2の入力レジスタ44、即ちフラグレジスタ8は、1ビットのビット長を有する少なくとも8個のフラグ格納部F0～F7で構成されており、各フラグ格納部に上記第1の形態での演算器1における出力データたる条件フラグT0～T7を格納している。出力レジスタ48は、8ビットのビット長を有する8個のデータ格納部R30～R37で構成されており、各データ格納部に所定の演算結果データZ0～Z7が格納できるようにしてある。

【0029】この演算器40では、第1の入力レジスタ42の各データ格納部R10～R17に格納された入力データA0～A7と第2の入力レジスタ44（即ちフラグレジスタ8）の各フラグ格納部F0～F7に格納された条件フラグT0～T7とをそれぞれ用いて演算部46において同時に各データと条件フラグの組に共通の演算が行われ、その演算結果Z0～Z7が出力レジスタ48のデータ格納部R30～R37に格納される。例えば、演算部46で2つの入力データA0、T0を加算する場合、これらのデータを加算して得られた結果Z0が出力データ格納部R30に格納される。

【0030】図6は図5に示す演算器の変形例を示す。第1の入力レジスタ52は、16ビットのビット長を有する4個のデータ格納部R10～R13で構成されており、各データ格納部に所定の演算データA0～A3が格納できるようにしてある。第2の入力レジスタ54、即ちフラグレジスタ18は、1ビットのビット長を有する少なくとも4個のフラグ格納部F0～F3で構成されており、各フラグ格納部に上記第1の形態での演算器10における出力データたる条件フラグT0～T3を格納している。出力レジスタ58は、16ビットのビット長を有する4個のデータ格納部R30～R33で構成されており、各データ格納部に所定の演算結果データZ0～Z3が格納できるようにしてある。

【0031】この演算器50では、第1の入力レジスタ52の各データ格納部R10～R13に格納された入力データA0～A3と第2の入力レジスタ54（即ちフラグレジスタ18）の各フラグ格納部F0～F3に格納された条件フラグT0～T3とをそれぞれ用いて演算部56において同時に各データと条件フラグの組に共通の演算が行われ、その演算結果Z0～Z3が出力レジスタ58のデータ格納部R30～R33に格納される。例えば、演算部56で2つの入力データA0、T0を加算する場合、これらのデータを加算して得られた結果Z0が出力データ格納部R30に格納される。

【0032】図7も図5に示す演算器の変形例を示す。第1の入力レジスタ62は、32ビットのビット長を有する2個のデータ格納部R10～R11で構成されてお

り、各データ格納部に所定の演算データA0～A1が格納できるようにしてある。第2の入力レジスタ64、即ちフラグレジスタ28は、1ビットのビット長を有する少なくとも2個のフラグ格納部F0～F1で構成されており、各フラグ格納部に上記第1の形態での演算器20における出力データたる条件フラグT0～T1を格納している。出力レジスタ68は、32ビットのビット長を有する2個のデータ格納部R30～R31で構成されており、各データ格納部に所定の演算結果データZ0～Z1が格納できるようにしてある。

【0033】この演算器60では、第1の入力レジスタ62の各データ格納部R10～R11に格納された入力データA0～A1と第2の入力レジスタ64（即ちフラグレジスタ28）の各フラグ格納部F0～F1に格納された条件フラグT0～T1とをそれぞれ用いて演算部66において同時に各データと条件フラグの組に共通の演算が行われ、その演算結果Z0～Z1が出力レジスタ68のデータ格納部R30～R31に格納される。例えば、演算部66で2つの入力データA0、T0を加算する場合、これらのデータを加算して得られた結果Z0が出力データ格納部R30に格納される。

【0034】図8もまた図5に示す演算器の変形例を示す。第1の入力レジスタ72は、64ビットのビット長を有する1個のデータ格納部R10で構成されており、所定の演算データA0が格納できるようにしてある。第2の入力レジスタ74、即ちフラグレジスタ38は、1ビットのビット長を有する少なくとも1個のフラグ格納部F0で構成されており、上記第1の形態での演算器30における出力データたる条件フラグT0を格納している。出力レジスタ78は、64ビットのビット長を有する1個のデータ格納部R30で構成されており、所定の演算結果データZ0が格納できるようにしてある。

【0035】この演算器70では、第1の入力レジスタ72のデータ格納部R10に格納された入力データA0と第2の入力レジスタ74（即ちフラグレジスタ）のフラグ格納部F0に格納された条件フラグT0とを用いて演算部76において演算が行われ、その演算結果Z0が出力レジスタ78のデータ格納部R30に格納される。

【0036】このように構成された演算器によれば、先行して実行したSIMD型演算の結果を後続するSIMD型演算に演算単位で反映させるのが容易になる。

【0037】図5の形態では、64ビットのビット長を有する入力レジスタを備えた演算器を1個だけ用意し、その1個の演算器の内部で8つの演算を並列的に行うことができるので、同一ビット長の入力レジスタを有する演算器を8個も用意する必要がない。その結果、小さい回路規模を実現できる。図5の形態のみならず、図6及び図7においても同様である。

【0038】本発明の第3の実施の形態の演算器を図9に示す。演算器80は、第1の入力レジスタ82と、第

2の入力レジスタ84と、演算部86と、出力レジスタ88とを有する。本構成は、本発明の第2の実施の形態に、第1の実施の形態を組み合わせたものとなっている。つまり、第2の入力レジスタ84は、第2の実施の形態と同一で、上記第1の実施の形態での演算器1におけるフラグレジスタ8であるが、出力レジスタ88は、第1の実施の形態同様、演算結果に対応する条件フラグと、条件フラグの内容により決定される条件論理和フラグ及び条件論理積フラグとを格納する。

【0039】図9の演算器80では、第1の入力レジスタ82は、8ビットのビット長を有する8個のデータ格納部R11～R17で構成されており、各データ格納部に所定の演算データA0～A7が格納できるようにしてある。第2の入力レジスタ84、即ちフラグレジスタ8は、1ビットのビット長を有する少なくとも8個のフラグ格納部F0～F7で構成されており、各フラグ格納部に上記第1の形態での演算器1における出力データたる条件フラグT0～T7を格納している。出力レジスタ88は、1ビットのビット長を有する10個のフラグ格納部G0～G9を有し、各フラグ格納部にそれぞれ所定のフラグ(U0～U7、UP、UA)が格納できるようにしてある。

【0040】この演算器80では、第1の入力レジスタ82の各データ格納部R10～R17に格納された入力データA0～A7と第2の入力レジスタ84（即ちフラグレジスタ8）の各フラグ格納部R20～R27に格納された条件フラグT0～T7とをそれぞれ用いて演算部86において同時に各データと条件フラグの組に共通の演算が行われ、その演算結果に対応したフラグU0～U7（0又は1）が出力レジスタ88のフラグ格納部G0～G7に格納される。出力レジスタ88のフラグ格納部G8には、フラグ格納部G0～G7に格納されている出力フラグU0～U7の論理和演算の結果に対応したフラグUP（0又は1）が格納される。他方、出力レジスタのデータ格納部G9には、フラグ格納部G0～G7に格納されている出力フラグU0～U7の論理積演算の結果に対応したフラグUA（0又は1）が格納される。

【0041】図9において、出力レジスタ88のフラグ格納部G0～G7に格納されるフラグU0～U7は、上記第1の実施の形態の演算器1の出力フラグと同様に、桁上がりを示すキャリーフラグである。

【0042】図10は図9に示す演算器の変形例を示す。第1の入力レジスタ92は、16ビットのビット長を有する4個のデータ格納部R10～R13で構成されており、各データ格納部に所定の演算データA0～A3が格納できるようにしてある。第2の入力レジスタ94、即ちフラグレジスタ18は、1ビットのビット長を有する少なくとも4個のフラグ格納部F0～F3で構成されており、各フラグ格納部に上記第1の形態での演算器10における出力データたる条件フラグT0～T3を

格納している。出力レジスタ98は1ビットのビット長を有する6個のフラグ格納部G0～G5を有し、各フラグ格納部にそれぞれ所定のフラグ(U0～U3、UP、UA)が格納できるようにしてある。ここで、出力レジスタ98のフラグ格納部G0～G3に格納されるフラグU0～U3は、上記図9の実施の形態の演算器80のフラグU0～U7と同様に求められ格納される。出力レジスタ98のフラグ格納部G4にはフラグUPが格納されるが、上記図9の実施の形態と概略同様で、フラグ格納部G0～G3に格納されている出力フラグU0～U3の論理和演算の結果に対応したものである。同様に、出力レジスタ98のフラグ格納部G5にはフラグUAが格納され、フラグ格納部G0～G3に格納されている出力フラグU0～U3の論理積演算の結果に対応する。

【0043】図11も図9に示す演算器の変形例を示す。第1の入力レジスタ102は、32ビットのビット長を有する2個のデータ格納部R10～R11で構成されており、各データ格納部に所定の演算データA0～A1が格納できるようにしてある。第2の入力レジスタ104、即ちフラグレジスタ28は、1ビットのビット長を有する少なくとも2個のフラグ格納部F0～F1で構成されており、各フラグ格納部に上記第1の形態での演算器20における出力データたる条件フラグT0～T1を格納している。出力レジスタ108は1ビットのビット長を有する4個のフラグ格納部G0～G3を有し、各フラグ格納部にそれぞれ所定のフラグ(U0～U1、UP、UA)が格納できるようにしてある。ここで、出力レジスタ108のフラグ格納部G0～G1に格納されるフラグU0～U1は、上記図9の実施の形態の演算器80のフラグU0～U7と同様に求められ格納される。出力レジスタ108のフラグ格納部G2にはフラグUPが格納されるが、上記図9の実施の形態と概略同様で、フラグ格納部G0～G1に格納されている出力フラグU0～U1の論理和演算の結果に対応したものである。同様に、出力レジスタ108のフラグ格納部G3にはフラグUAが格納され、フラグ格納部G0～G1に格納されている出力フラグU0～U1の論理積演算の結果に対応する。

【0044】図12もまた、図9に示す演算器の変形例を示す。第1の入力レジスタ112は、64ビットのビット長を有する1個のデータ格納部R10で構成されており、所定の演算データA0が格納できるようにしてある。第2の入力レジスタ114、即ちフラグレジスタ38は、1ビットのビット長を有する少なくとも1個のフラグ格納部F0で構成されており、上記第1の形態での演算器30における出力データたる条件フラグT0を格納している。出力レジスタ118は、1ビットのビット長を有する1個のフラグ格納部G0を有し、そのフラグ格納部には所定のフラグU0が格納できるようにしてある。ここで、出力レジスタ118のフラグ格納部G0に

格納されるフラグU0は、上記図9の実施の形態の演算器80のフラグU0～U7と同様に求められ格納される。

【0045】このように構成された演算器によれば、先行して実行したSIMD型演算の結果を後続するSIMD型演算に演算単位で反映させるのが容易になる。

【0046】図9の形態では、64ビットのビット長の入力レジスタを備えた演算器を1個だけ用意し、その1個の演算器の内部で8つの演算を並列的に行うことができるので、同一ビット長の入力レジスタを有する演算器を8個も用意する必要がない。その結果、小さい回路規模を実現できる。図9の形態のみならず、図10及び図11においても同様である。

【0047】本発明の第4の実施の形態の演算器を図13に示す。演算器120は、入力レジスタ122と、演算部126と、出力レジスタ128とを有する。入力レジスタ122と、出力レジスタ128のビット長は64ビットである。

【0048】図13の演算器120では、入力レジスタ122は、16ビットのビット長を有する4個のデータ格納部R10～R13で構成されており、各データ格納部に所定の演算データA0～A3が格納できるようにしてある。出力レジスタ128は、16ビットのビット長を有する4個のデータ格納部R30～R33で構成されており、各データ格納部に所定の演算結果データZ0～Z3が格納できるようにしてある。

【0049】この演算器120においては、入力レジスタ122の各データ格納部R10～R13に格納された入力データA0～A3をそれぞれ用いて演算部126において同時に各データに共通の演算が行われるが、その際、上記第1の実施の形態での演算器10におけるフラグレジスタ18に格納される条件フラグT0～T3のおおのが、演算部126での各演算に条件を与える。その演算結果Z0～Z3が出力レジスタ128のデータ格納部R30～R33に格納される。

【0050】上記図13の実施の形態の演算器について具体例を図14に示す。図14においては、入力レジスタ132に格納されているA0～A3の4つのデータを条件フラグT0～T3の値により、符号変換する様子を示す。A0は‘12’であり、対応する条件フラグT0が‘1’であるため符号変換を行い、演算結果データZ0は‘-12’となる。A1は‘-56’であり、対応する条件フラグT1が‘0’であるため符号変換を行わず、演算結果データZ1はそのまま‘-56’となる。A2及びA3についても同様の変換を行う。

【0051】このように構成された演算器によれば、先行して実行したSIMD型演算の結果によって、条件を満足(あるいは不満足)している演算データに対する処理を選択的に実行できる。

【0052】図13、図14の形態では、64ビットの

ビット長を有する入力レジスタを備えた演算器を1個だけ用意し、その1個の演算器の内部で4つの演算を並列に行うことができるので、同一ビット長の入力レジスタを有する演算器を4個も用意する必要がない。その結果、小さい回路規模を実現できる。

【0053】本発明の第5の実施の形態の演算器を図15に示す。演算器140は、第1の入力レジスタ142と、第2の入力レジスタ144と、演算部146と、出力レジスタ148とを有する。本構成は、上記の第1の実施の形態の演算器10と概略同様の構成である。但し、第2の入力レジスタ144がただ1個だけのデータ格納部B0を有することが、異なる点である。

【0054】第1の入力レジスタ142は、8ビットのビット長を有する8個のデータ格納部R10～R17で構成されており、各データ格納部に所定の演算データA0～A7を格納できるようにしてある。第2の入力レジスタ144は、8ビットのビット長を有する1個のデータ格納部R20で構成されており、そこに所定の演算データB0を格納できるようにしてある。出力レジスタ148は、1ビットのビット長を有する10個のフラグ格納部F0～F9を有し、各フラグ格納部にそれぞれ所定のフラグ(T0～T7、TP、TA)が格納できるようにしてある。

【0055】この演算器140では、第1の入力レジスタ142の各データ格納部R10～R17に格納された入力データA0～A7と第2の入力レジスタ144の1個のデータ格納部R20に格納された入力データB0とをそれぞれ用いて演算部146において同時に各データの組に共通の演算が行われ、その演算結果に対応したフラグT0～T7(0又は1)が出力レジスタ148のフラグ格納部F0～F7に格納される。出力レジスタ148のフラグ格納部F8には、フラグ格納部F0～F7に格納されている出力フラグT0～T7の論理和演算の結果に対応したフラグTP(0又は1)が格納される。他方、出力レジスタ148のデータ格納部F9には、フラグ格納部F0～F7に格納されている出力フラグT0～T7の論理積演算の結果に対応したフラグTA(0又は1)が格納される。

【0056】図15において、出力レジスタ148のフラグ格納部F0～F7に格納されるフラグT0～T7は、上記第1の実施の形態の演算器10の出力フラグと同様に、桁上がりを示すキャリーフラグである。

【0057】このように構成された演算器によれば、上記第1の実施の形態の演算器10の場合で得られる効果のみならず、例えば同じデータを複数のデータに対して加算したい場合、予め同じデータB0をB1～B7に並列に並べる手間が省け、高速化に寄与するという、固有の利点がある。

【0058】第3の実施の形態の演算器に関する上記説明においては、第1の実施の形態の演算器により予め出

力されている出力レジスタを、第2の入力レジスタとして用いるとしているが、この第2の入力レジスタとして用いる手段は、第3の実施の形態の演算器により予め出力されている出力レジスタであってもよい。同様に、第2の実施の形態の演算器での第2の入力レジスタや、第4の実施の形態の演算器での演算に条件を与えるレジスタとして用いる手段も、第3の実施の形態の演算器により予め出力されている出力レジスタであってもよい。

【0059】次に本発明の演算器で得られる結果を応用した処理のプログラム例を示す。ここで示す例は、コードのパターンマッチングを行うものである。表1に示すようなテーブルに基づいて多量のデータをコード変換により圧縮し、この圧縮データを蓄積あるいは通信する場合に利用される。あるデータを圧縮する場合、そのデータよりも符号量の小さいコードへの変換が行われる。逆に、圧縮されたデータは、圧縮されたコードから復号値を得て、即ち伸張をして利用することになる。

【0060】

【表1】

符号値	復号値
C0	V0
C1	V1
C2	V2
C3	V3
C4	V4
C5	V5
C6	V6
C7	V7

【0061】表1の符号化／複合化テーブルによる圧縮／伸張の手順を例示する。圧縮したいデータが‘V5’であれば、これをもとに表1から圧縮された符号C5を得る。逆に伸張する場合は、圧縮され、かつ復号値が未知のコードを表1のC0、C1、C2、・・・と比較していき、一致したときの復号値をテーブルから得る。本例の場合、コードが‘C5’に一致したとき、そのときの復号値V5を得る。このような圧縮／伸張方法の代表的なものの一つとして、当業者には周知の手段である可変長(ハフマン)符号化／復号化があり、これらはMPEGの画像圧縮／伸張等に広く利用されている。以下に、表1の符号化／復号化テーブルを用い、圧縮データ

から復号値を得る伸張処理の例を示す。

【0062】図16は、当該伸張処理で使用するレジスタ群の構成を示す。レジスタR0に格納されているxが圧縮コードであり、レジスタR1に格納するyが求める復号値である。レジスタR2は、符号値テーブルが格納されているメモリ上の先頭（ベース）アドレスであり、レジスタR3は復号値テーブルが格納されているメモリ上の先頭（ベース）アドレスである。レジスタR4とレジスタR5はいずれもワーキングレジスタである。符号値テーブルと復号値テーブルのメモリ上の格納の様子を図17に示す。当該伸張処理例では符号値及び復号値共に16ビット（2バイト）データである。以上のような条件をもとに、復号値が未知である符号コードxの復号値を得るためのフローチャートを図18に示す。

【0063】図18のフローチャートに沿って復号値を得るためにアセンブリ言語で組まれたプログラムの例を図19に示し、またその詳細な処理内容も図中に示す。

【0064】図19において、第2行から第5行が表1の符号化／復号化テーブル上の最初のコードC0と符号コードxとの比較を示す。第2行にてレジスタR4にメモリ上の符号値テーブルの最初の符号値C0を格納する。第3行にてこのコードを格納するレジスタR4と、復号値が未知である符号コードxを格納するレジスタR0との、比較演算を行い、その結果、一致すれば一致したことを示すフラグT0（条件フラグ）をT0='1'として1ビット出力する。この比較の演算は、加算の例を示した演算器の第1の実施の形態で、特に図4において、加算演算と比較演算とを置き換えたものである。上記第3行にて符号が一致し、ビットT0に'1'が格納された場合には、第4行にてT0の内容に従い分岐処理を行う。分岐先は第30行からの復号値ロードシーケンスである。符合が一致せずT0に'0'が格納された場合、第4行で分岐せず、以下第5行へと進む。

【0065】第5行では、上記比較演算にて一致しなかったことをうけて復号値テーブルアドレスR3をインクリメントする。以後、概略、上記第2行から第5行のような比較演算のシーケンスを、比較対象コードを順に変えつつ繰り返すことになる。ここで、復号値が未知である符号コードxがC5である場合、図19の第29行で符号C5との一致を検出し、第30行の復号値ロードシーケンスに分岐する。以上の実施例では符号がC5のとき、復号処理を終了するのに24命令を実行する必要があることがわかる。

【0066】上記の例においては、レジスタR0とレジスタR4に1個ずつコードを格納して比較演算処理を行い、結果に対応するフラグT0を1ビット出力し、そのフラグを判断条件として分岐処理を行うが、2つの入力レジスタにそれぞれ複数のコードを格納し、SIMD方式で演算処理を行いフラグを複数（T0、T1、・・・、Tn）ビット出力し、それぞれのフラグを判断条件とし

て分岐処理を行うことも可能である。

【0067】図20ではさらに条件論理和フラグを利用した復号処理のプログラム例を示す。第2行から第5行が4つの符号コード（符号C0、C1、C2、C3）と、復号値が未知である符号コードxとの、SIMD方式による比較演算部分である。第2行でこれら4つの符号コード（計64ビット）をメモリからレジスタR4に格納し、第3行で復号値が未知である符号コードxとの比較を行っている。この比較演算処理の演算器の様子を図21に示す。

【0068】図21において、レジスタRs1のデータ格納部A0～A3に符号コードC0～C3が格納され、レジスタRs2のデータ格納部B0に復号値が未知である符号コードxが格納される。ここでは、第5の実施の形態の演算器140が応用されている。各比較演算の結果が条件フラグT0～T3に設定され、T0～T3を元に条件論理和フラグTPと条件論理積フラグTAの内容が設定され、これらフラグはフラグレジスタの対応するフラグ格納部に格納される。

【0069】図20の第4行にて、4つの比較演算のうちで一致が発生したかどうかを条件論理和フラグTPにより判断し、一致があった場合は第10行以降の復号値ロードシーケンスに分岐する。一致がなかった場合は、次の符号コードC4、C5、C6、C7との比較を行うため符号テーブルのベースアドレスR2をコード4つ分（計8バイト）インクリメントする。図19の例で示したように復号値が未知であるコードxがC5である場合、図20の第9行でC4、C5、C6、C7のいずれかと一致したことが条件論理和フラグTPにより検出され、第10行以降の復号値ロードシーケンスに分岐する。

【0070】第11行の'TSCH R5'命令は、フラグレジスタ上のフラグT3、T2、T1、T0を左（上位）側から検索し、レジスタ上の最初の'1'の位置をR5に格納する。本実施例では復号値は2バイトデータであるため、第11行で得た一致位置の値を第12行で2倍し、第13行にて直前に求めたアドレス増分R5と復号テーブルベースアドレスR3との加算値をアドレスとして、レジスタR1に復号値をロードし、復号処理は終わりとなる。この例で、未知のコードxがC5の場合、実行される命令数は10となり、前述の例の図19の24命令に比べ、半分以上に実行命令数が減少しており、処理が高速化されることがわかる。

【0071】前述したMPEG復号処理では、このような復号化処理が大量に行われるため、本発明による高速化の効果はかなり大きいものになる。

【0072】上記の例においては、条件論理和フラグを判断条件として分岐処理を行うが、プログラムのロジック次第では分岐処理の判断条件として、条件論理積フラグを用いて分岐処理を行うこともあり得る。

【0073】

【発明の効果】以上の説明から明らかなように、本発明のSIMD式の演算処理装置によれば、以下のような効果が存する。

【0074】2つの入力手段間で対応する各データ格納部に格納される2つのデータを用いてそれぞれ同時に共通の演算をし、それぞれの演算結果に対応する条件フラグを出力手段の対応するフラグ格納部に格納する、本発明のSIMD型演算器では、1ステップの命令実行であっても複数かつ共通の演算が同時に行われ、それら結果から複数の条件を生成できるので、単一の演算を繰り返して複数の条件を生成するよりも、費やす時間が少なく済み処理の高速化につながる。また、条件を満足する（あるいは不満足な）演算がどれかを検索することが容易となる。さらに、条件フラグの論理和である条件論理和フラグを出力すれば、一度に演算した複数の演算データの全てが条件に不満足なのか、それとも少なくともひとつ以上は条件に満足なのか、この条件論理和フラグを確認するだけで判明する。同様に条件論理積フラグを出力すれば、一度に演算した複数の演算データの全てが条件に満足なのか、それとも少なくともひとつ以上は条件に不満足なのか、この条件論理積フラグを確認するだけで判明する。

【0075】上記のSIMD演算器において、第2の入力手段が少なくとも第1の入力手段のデータ格納部のビット長以上の長さであり、かつ第1の入力手段のデータ格納部と長さが等しい1個のデータ格納部を有し、第1の入力手段の各データ格納部に格納されるデータと第2の入力手段の1個のデータ格納部に格納されるデータとを用いて同時に各データの組に共通の演算を行うものである場合、特に複数データに対して一定の数値を加算するようなときに、処理速度、命令の指定の容易さ、の点で有利である。

【0076】入力手段のうちの1つが上記のSIMD演算器の出力手段、即ちフラグレジスタである、本発明のSIMD演算器では、先行して実行した演算の結果を後続する演算に反映することができる。

【0077】フラグレジスタに格納される条件フラグを、入力手段の各データ格納部に格納されるデータに対応付けて、条件フラグの内容により演算に条件を与える、本発明のSIMD演算器では、先行して実行したSIMD演算の結果によって、条件を満足（あるいは不満足）しているデータだけに対する処理を選択的に実行することができる。条件フラグに対応する演算データ単位の実行内容の変更ができなければ、条件を満足（あるいは不満足）しているデータだけを抽出して処理するか、条件を満足（あるいは不満足）しないデータに対し後続の処理の影響を与えられないような工夫が必要であり、処理速度、処理の容易さの点で、不利である。

【0078】本発明のSIMD演算器にて生成される条

件フラグを分岐処理の判断条件とする条件分岐処理機能を備えるCPUでは、演算は一度に実行しても結果の条件フラグによりその後個別の処理を与えることができる。さらに、条件論理和フラグまたは条件論理積フラグを分岐処理の判断条件とする条件分岐処理機能により、それぞれのフラグの内容による個別の処理を設定することが可能となる。

【0079】上記条件フラグを格納した出力手段上で最上位（あるいは最下位）に位置する“1”（あるいは“0”）を格納したフラグ格納部の位置を数値化する機能を備えるCPUでは、条件を満足（あるいは不満足）した演算が、どの演算であったのか容易に判明しうる。この機能がない場合は、条件フラグの個々について“1”（あるいは“0”）の有無を検査し、初めて見つかった“1”（あるいは“0”）の条件フラグが所望のデータの位置であるとするプログラムにより位置の数値化を行わねばならず、処理速度、容易さの点で不利である。

【図面の簡単な説明】

【図1】 SIMD演算器による条件フラグ生成の説明図（1）。

【図2】 SIMD演算器による条件フラグ生成の説明図（2）。

【図3】 SIMD演算器による条件フラグ生成の説明図（3）。

【図4】 SIMD演算器による条件フラグ生成の説明図（4）。

【図5】 条件フラグを用いたSIMD演算器による演算の説明図（1）。

【図6】 条件フラグを用いたSIMD演算器による演算の説明図（2）。

【図7】 条件フラグを用いたSIMD演算器による演算の説明図（3）。

【図8】 条件フラグを用いたSIMD演算器による演算の説明図（4）。

【図9】 条件フラグを用いたSIMD演算器による演算の説明図（5）。

【図10】 条件フラグを用いたSIMD演算器による演算の説明図（6）。

【図11】 条件フラグを用いたSIMD演算器による演算の説明図（7）。

【図12】 条件フラグを用いたSIMD演算器による演算の説明図（8）。

【図13】 条件フラグビットによるSIMD演算制御の説明図。

【図14】 条件フラグビットによるSIMD演算制御の具体的説明図。

【図15】 ブロードキャスト方式を用いた本発明の条件フラグ生成の説明図。

【図16】 伸張処理で使用するレジスタの説明図。

【図17】 符号値と復号値のメモリ上の格納の説明図。

【図18】 符号コードxの復号値を得るためのフローチャート。

【図19】 符号コードxの復号値を得るためのプログラム。

【図20】 条件論理和フラグを利用した符号コードxの復号値を得るためのプログラム。


【図21】 図20のプログラムでのブロードキャスト方式を用いた比較演算の説明図。

【符号の説明】


1、10、20、30・・・SIMD型演算器、2、12、22、32・・・第1の入力レジスタ、4、14、24、34・・・第2の入力レジスタ、6、16、26、36・・・演算部、8、18、28、38・・・出力レジスタ、40、50、60、70・・・SIMD型

演算器、42、52、62、72・・・第1の入力レジスタ、44、54、64、74・・・第2の入力レジスタ、46、56、66、76・・・演算部、48、58、68、78・・・出力レジスタ、80、90、100、110・・・SIMD型演算器、82、92、102、112・・・第1の入力レジスタ、84、94、104、114・・・第2の入力レジスタ、86、96、106、116・・・演算部、88、98、108、118・・・出力レジスタ、120、130・・・SIMD型演算器、122、132・・・入力レジスタ、126、136・・・演算部、128、138・・・出力レジスタ、140・・・SIMD型演算器、142・・・第1の入力レジスタ、144・・・第2の入力レジスタ、146・・・演算部、148・・・出力レジスタ、Rs1・・・レジスタ、Rs2・・・レジスタ


【図1】




【図3】



【図2】




【図4】




【図16】

i0	X
H1	Y
i12	符号値テーブルベースアドレス
i13	復号値テーブルベースアドレス
H4	ワーキングレジスタ
H5	ワーキングレジスタ


【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】



【図17】



【図18】



【図20】

行番号

```

1  CMP0123:
2      LD. d  H4, 0(R2) ; R4にメモリ上の符号C0,C1,C2,C3をロード
3      CMP. hc H0, R4   ; R0(x)とR4(C0,C1,C2,C3)を比較、結果はT0~T3へ反映
4      BRE/T0 1, D:TECT ; TP(=T0,T1,T2,T3)が'1'のときDETECTへジャンプ
5      ADD. H3, H3, 8   ; 複号値ベ-メアドレスR3を更新 (R3=R3+8)
6  CMP4567:
7      LD. d  H4, 8(R2) ; R4にメモリ上の符号C4,C5,C6,C7をロード
8      CMP. hc H0, H4   ; R0(x)とR4(C4,C5,C6,C7)を比較、結果はT0~T3へ反映
9      BRE/T0 1, D:TECT ; TP(=T0,T1,T2,T3)が'1'のときDETECTへジャンプ
10     D:TECT:
11     TSCH. R5          ; フラグレジスタ(T3,T2,T1,T0)を去から'1'の位値を抽出
12     SHL. R5, R5, 4    ; R5を4ビット左(上位)シフト(R5を2倍)
13     LD. h  R1, (R5,R3) ; 複号値をメモリ上(アドレス=R5+R3)から得る。
14     NOP              ; 複号処理終わり

```

【図19】


行番号

```

1  CMP0:
2      LD. h  R4, 0(R2) ; R4にメモリ上の最初の符号C0をロード
3      CMP  R0, R4      ; R0(x)とR4(C0)を比較、一致時T0=1、不一致時T0=0
4      BNE/T0 1, DETECT ; T0が'1'のときDETECTへジャンプ
5      ADD  R3, R3, 2    ; 符号値ベースアドレス更新 (R3=R3+2)
6  CMP1:
7      LD. h  R4, 2(R2) ; R4にメモリ上の符号C1をロード
8      CMP  R0, R4      ; R0(x)とR4(C1)を比較、一致時T0=1、不一致時T0=0
9      BNE/T0 1, DETECT ; T0が'1'のときDETECTへジャンプ
10     ADD  R3, R3, 2    ; 符号値テーブルアドレス更新 (R3=R3+2)
11  CMP2:
12     LD. h  R4, 4(R2) ; R4にメモリ上の符号C2をロード
13     CMP  R0, R4      ; R0(x)とR4(C2)を比較、一致時T0=1、不一致時T0=0
14     BNE/T0 1, DETECT ; T0が'1'のときDETECTへジャンプ
15     ADD  R3, R3, 2    ; 符号値テーブルアドレス更新 (R3=R3+2)
16  CMP3:
17     LD. h  R4, 6(R2) ; R4にメモリ上の符号C3をロード
18     CMP  R0, R4      ; R0(x)とR4(C3)を比較、一致時T0=1、不一致時T0=0
19     BNE/T0 1, DETECT ; T0が'1'のときDETECTへジャンプ
20     ADD  R3, R3, 2    ; 符号値テーブルアドレス更新 (R3=R3+2)
21  CMP4:
22     LD. h  R4, 8(R2) ; R4にメモリ上の符号C4をロード
23     CMP  R0, R4      ; R0(x)とR4(C4)を比較、一致時T0=1、不一致時T0=0
24     BNE/T0 1, DETECT ; T0が'1'のときDETECTへジャンプ
25     ADD  R3, R3, 2    ; 符号値テーブルアドレス更新 (R3=R3+2)
26  CMP5:
27     LD. h  R4, 10(R2) ; R4にメモリ上の符号C5をロード
28     CMP  R0, R4      ; R0(x)とR4(C5)を比較、一致時T0=1、不一致時T0=0
29     BNE/T0 1, DETECT ; T0が'1'のときDETECTへジャンプ
30     DETECT:
31     LD. h  R4, 0(R3) ; 一致したコードに対する符号値をR1(y)にロード
32     NOP              ; 符号処理終わり

```

【図21】



フロントページの続き

(72)発明者 山浦 慎一
東京都大田区中馬込1丁目3番6号 株式
会社リコー内

(72)発明者 門脇 幸男
東京都大田区中馬込1丁目3番6号 株式
会社リコー内